पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: CMOS, LVDS, PECL, उत्पादन: CMOS, LVDS, PECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:4,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, PECL, उत्पादन: CMOS, LVDS, PECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:2,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, PECL, उत्पादन: CMOS, LVDS, PECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 6:10,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, PCI Express (PCIe), sRIO, इनपुट: LVCMOS, LVTTL, Crystal, उत्पादन: HCSL, LVCMOS, LVTTL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:12,
पीएलएल: Yes, मुख्य उद्देश्य: Telecom, इनपुट: Clock, उत्पादन: CMOS, LVDS, TTL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:12,
पीएलएल: Yes, मुख्य उद्देश्य: Stratum, इनपुट: CMOS, TTL, उत्पादन: Clock, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:14,
पीएलएल: Yes, मुख्य उद्देश्य: Video, इनपुट: LVCMOS, LVTTL, उत्पादन: LVCMOS, LVTTL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:1,
पीएलएल: Yes, मुख्य उद्देश्य: Cavium Processor, इनपुट: LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Crystal, उत्पादन: LVCMOS, LVDS, LVPECL, LVTTL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:10,
पीएलएल: Yes, मुख्य उद्देश्य: Telecom, इनपुट: Clock, उत्पादन: CMOS, LVDS, TTL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:12,
पीएलएल: Yes, मुख्य उद्देश्य: S-RIO 1.3, 2.0, इनपुट: LVCMOS, LVTTL, Crystal, उत्पादन: HCSL, LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:4,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: CMOS, LVDS, PECL, उत्पादन: CMOS, LVDS, PECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 6:6,
पीएलएल: Yes, मुख्य उद्देश्य: PCI Express (PCIe), इनपुट: HCSL, LVDS, LVHSTL, LVPECL, SSTL, उत्पादन: LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:1,
पीएलएल: Yes, मुख्य उद्देश्य: PCI Express (PCIe), इनपुट: HCSL, LVDS, LVHSTL, LVPECL, SSTL, उत्पादन: LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:3,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, PCI Express (PCIe), इनपुट: HCSL, LVDS, LVHSTL, LVPECL, M-LVDS, उत्पादन: LVDS, LVPECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:4,
पीएलएल: Yes, मुख्य उद्देश्य: PCI Express (PCIe), इनपुट: Crystal, उत्पादन: HCSL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:4,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, PCI Express (PCIe), इनपुट: HCSL, LVDS, LVHSTL, LVPECL, M-LVDS, उत्पादन: HCSL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:9,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, इनपुट: HCSL, LVDS, LVHSTL, LVPECL, SSTL, उत्पादन: LVCMOS, LVTTL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:1,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, PCI Express (PCIe), इनपुट: HCSL, LVDS, LVHSTL, LVPECL, M-LVDS, उत्पादन: LVDS, LVPECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:8,
पीएलएल: Yes, मुख्य उद्देश्य: STM-1, STM-4, इनपुट: LVPECL, उत्पादन: LVPECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:2,
पीएलएल: Yes, मुख्य उद्देश्य: STM-1, STM-4, इनपुट: LVDS, उत्पादन: LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:2,
पीएलएल: Yes, मुख्य उद्देश्य: PCI Express (PCIe), इनपुट: HCSL, LVDS, LVHSTL, LVPECL, SSTL, उत्पादन: LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:4,
पीएलएल: Yes, मुख्य उद्देश्य: PCI Express (PCIe), इनपुट: HCSL, LVDS, LVHSTL, LVPECL, Crystal, उत्पादन: HCSL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:4,
पीएलएल: Yes, मुख्य उद्देश्य: PCI Express (PCIe), इनपुट: HCSL, LVDS, LVHSTL, LVPECL, SSTL, उत्पादन: LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:5,
