पीएलएल: Yes, मुख्य उद्देश्य: SONET/SDH, इनपुट: CML, उत्पादन: CML, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:1,
पीएलएल: Yes, मुख्य उद्देश्य: SONET/SDH, इनपुट: CML, उत्पादन: CML, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:2,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, LVPECL, उत्पादन: CMOS, LVDS, LVPECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:1,
पीएलएल: Yes, मुख्य उद्देश्य: GPON, BPON, GEPON, इनपुट: CML, उत्पादन: LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:1,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, उत्पादन: HCSL, LVDS, LVPECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:4,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, उत्पादन: HCSL, LVDS, LVPECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:8,
पीएलएल: Yes, मुख्य उद्देश्य: SONET/SDH, इनपुट: Clock, उत्पादन: CML, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:2,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: LVDS, LVPECL, उत्पादन: CMOS, HSTL, LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:4,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, LVPECL, उत्पादन: CMOS, HSTL, LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:6,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: CMOS, LVDS, LVPECL, उत्पादन: CMOS, HSTL, LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:2,
पीएलएल: Yes, मुख्य उद्देश्य: SONET/SDH, इनपुट: CML, उत्पादन: LVDS, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:2,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, LVPECL, उत्पादन: CMOS, HSTL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:2,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, LVPECL, उत्पादन: CMOS, LVDS, LVPECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:2,
पीएलएल: Yes, मुख्य उद्देश्य: DS-3, STS-1, इनपुट: ECL, उत्पादन: ECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:2,
पीएलएल: Yes, मुख्य उद्देश्य: SONET/SDH, STM, इनपुट: CML, उत्पादन: CML, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:2,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, इनपुट: CML, उत्पादन: CML, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:1,
पीएलएल: Yes, मुख्य उद्देश्य: FMCW Radar, इनपुट: CMOS, उत्पादन: Clock, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:1,
पीएलएल: Yes, मुख्य उद्देश्य: Ethernet, Fibre Channel, SONET/SDH, इनपुट: CMOS, उत्पादन: HSTL, LVCMOS, LVDS, LVPECL, सर्किट की संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:14,
